SJ 50597 43 97 半体成电路 JF36型低噪声宽带放大器详细规范1

中华人民共和国电子行业军用标准

半体成电路

          JF36型低噪声宽带放大器详细规范  SJ 50597/43-97

Semiconductor integrated circuits

Detail specification for type JB36 low noise

wide- band amplifier

1范围

1.1主题内容

  本规范规定了半导体集成电路JF36型低噪声宽带放大器（以下简称器件）的详细要求。

1.2适用范围

  本规范适用于器件的研制、生产和采购。

1.3分类

  本规范给出的器件按器件型号、器件等级和封装形式分类。

  器件编号应符合GJB 597A- 96(半导体集成电路总规范)第3.6.2条的规定。

1.3.1.1器件型号

    器件型号如下：

1.3.1.2器件等级

器件等级应为GJF 597A - 96第3.4条规定的B级和B1级。

1.3.1.3封装形式

  封装形式如下；

  a．  12引线陶瓷双列封装

  b．  GB/T 7092<半导体集成电路形尺寸>中的D14S2的14引线陶瓷双列封装。

1.4绝对最大额定值

  绝对最大额定值如下：

1.5推荐工作条件

  推荐工作条件如下：

2引用文件：

    GB 3431.1 - 82半导体集成电路文字符号  电参数文字符号

    GB 3431.2 - 86半导体集成电路文字符号  引出端功能符号

    GB/T 7092 - 93半导体集成电路外形尺寸

    GJB 548A - 96  微电子器件试验方法和程序

    GJB 547A - 96  半导体集成电路总规范

3要求

3.1详细要求

    各项要求应按GJB 597A和本规范的规定。

3.2设计、结构和外形尺寸

    设计、结构和外形尺寸应按GJBB 597A和本规范的规定。

3.2.1引出端排列

    引出端排列应符合图l的规定。引出端排列为俯视图。

3.2.2外形图                                图1  引出端排列

    12引线陶瓷双列封装外形图应符合图2的规定，14引线陶瓷双列封装外形图应符合

GB/T 7092中的D14S2型。

3.2.3电路图

    电路图应符合图3规定。

图3电路图

3.2.4封装形式

    封装形式应按本规范1.3.1.3条的规定。外形应符合本规范3.2.2的规定。

3.3引出端材料和镀涂

    引出端材料和镀涂应按GJB 597A第3.5.6条的规定。

3.4电特性

    电特性应符合表1的规定。

表1电特性

3.5电试验要求

    器件的电试验要求应为表2所规定的有关分组，各分组的电测试按表3的规定。

表2电试验要求

注：1）该分组要求PDA计算。

图4测试电路

    注：①所有电容误差小于等于±5%

    ②电感误差大干等于±5%

    ③测静态参数时输入信号为零，测动态参数时，信号源频率为100MHz，幅度为- 35dBm

3.6标志

    标志应按GJB 597A第3.6条的规定。

4质量保证规定

4.1抽样和检验

    除本规范另有规定外，抽样和检验程序应按GJB 597A和本规范的规定。

4.2筛选

    在鉴定检验和质量一致性检验之前,全部器件应按GJB 548A方法5004A和本规范表4的规定进行筛选。

表4筛选

续表4