引出端 |
应力条 |
件 |
,READY ,HOLD |
5V |
|
Vss |
OV |
|
X2/CPIN |
01 |
|
RS |
G2 |
|
INTO |
G3 |
|
其它 |
N.C. |
|
图4老化和寿命试验线路图
图5内部时钟选择
图7电压参考电平
图8时钟时序图
图9存储器读时序图
图10存储器写时序图
图11 一个等待状态存储器存取时序图
图13中断时序囤
图14 BIO时序图
图15外部特征时序图
图17 HOLD时序图(第二部分)
注:霄两茄是异步输入端,并且在时钟周期的任何时刻都能发生,如果符合给定的时序,图中所示的精确顺序将会产生.另外,一个CPOUT2周期将产生延迟,
图18串行口接设时序图
图19串行口发送时序图
532