您的位置:标准吧 > 标准下载 > SJ 20278 93 半导体集成电路JC4104. JC4015和JC4021型 CMOS移位寄存器详细规范 2

SJ 20278 93 半导体集成电路JC4104. JC4015和JC4021型 CMOS移位寄存器详细规范 2

时间:2012-5-28 14:42:50 作者:标准吧 来源:SJ 阅读:1174次
SJ 20278 93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范 2
 

                          表2   电测试要求

项    目

 

B级器件

B1级器件

分组(见表3)

变化量极限

分组(见表3)

变化量极限

中间(老化前)

电测试

A1

 

 

 

A1

 

 

中间(老化后)

电测试

A1

 

表1O△极限

 

A1

 

表1O△极限

 

最终电测试

A2, A3, A7, A9

 

A2, A3, A7, A9

 

A组电试验要求

 

A1, A2, A3, A4,

A7, A9, A10, A11

 

A1,A2, A3, A4,

A7, A9

 

B组终点电测试

A1

 

A1

 

C组终点电测试

A1, A2, A3

表1O△极限

A1, A2, A3

表10△极限

C组检验增加的

电试验分组

不要求

 

 

A10, A11

 

 

D组终点电测试

A1, A2, A3

 

A1, A2, A3

 

E组终点电测试

A7, A9

表13△极限

A7, A9

表13△极限

注:    1)该分组要求PDA计算。(见本规范4.2条)

4.5.5条规定。

                 表3-1   JC4014的电测试

分组

 

符号

 

引用标准

GB 3834

条  件

规范值

单位

 

(若无其他规定,VSS=0,TA=25℃)

最小

最大

A1

 

VIK+

 

VDD接地,Vss开路,输出端开路,被测输入IIK=1 mA

 

1.5

 

V

 

VIK-

 

VDD开路,Vss接地,输出端开路,被测输入IIK=-1 mA

 

-6

 

V

 

IDD

2.15

 

VDD=15V,VIL=15V,VIH=15V,(按功能表对输入端进行组合预置,测试。)

 

2

 

SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A

 

VOH

2.7

 

VDD=15 V,所有输入端V1=15 V,仅CP端

接  分别对各输出端进行测试。

14.95

 

 

V

 

VOL

2.8

 

VDD=15 V,所有输入端V1=0V,仅M端接

15 V.分别对各输出端进行测试。

 

0.05

 

V

 

VIH1

2.1

 

VDD=5V,被测输入端VIH=3.5V.其它端

VIL=1.5V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=0.5V

3.5

 

 

V

 

VIH2

2.1

 

VDD=10V,被测输入端VIH=7V.其它端

VIL=3V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=1V

7

 

 

 

 


                               续表3-1

分组

 

符号

 

引用标准

GB 3834

条  件

(若无其他规定,VSS=0,TA=25℃)

规范值

单位

 

最小

最大

A1

 

VIH3

2.1

 

VDD=15V,被测输入端VIH=11V.其它端

VIL=4V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=1V

11

 

 

V

 

VIL1

2.2

 

VDD=5V,被测输入端VIL=1.5V.其它端

VIH=3.5V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=4.5V

 

1.5

 

V

 

VIL2

2.2

 

VDD=10V,被测输入端VIL=3V.其它端

VIH=7V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=9V

 

3

 

VIL3

2.2

 

VDD=15V,被测输入端VIL=4V.其它端

VIH=11V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=13.5V

 

4

 

IOL1

2.12

 

VDD=5 V.CP端接   其它输入端接地,

被测输出接VOL=0.4 V

O.51

 

 

mA

 

IOL2

2.12 

 

VDD=15 V,CP端接   其它输入端接地,

被测输出接VOL=1.5 V

3.4

 

 

IOH1

2.11

 

VDD=5 V,CP端接  其它输入端接5V,

被测输出接VOH=4.6 V

-0.51

 

 

mA

 

IOH2

2.11

 

VDD=15 V,CP端接    其它输入端接5

V,被测输出接VOH=13.5V

-3.4

 

 

IIH

 

2.9

 

VDD=15 V,被测输入端并接VIH=15 V(仅25

℃条件下测)

 

110

 

nA

 

VDD=15 V,输入端逐一测VIH=15 V,其它输

入端接地

 

10

 

IIL

2.10

 

VDD=15 V.被测输入端并接VIL=O V(仅25 ℃

条件下测)

 

-11O

 

nA

 

VDD=15 V,输入端逐一测VIL=O V

 

-1O

A2

TA=125℃,除VIK不测外,所有参数、条件同A1分组,规范值按表1。

A3

TA=-55℃,除VIK不测外,所有参数、条件同A1分组,规范值按表1。

A4

CI

3.1

VDD=O V,每个输入端分别测,f=1MHz

 

12

pF

A7

VDD=5 V.功能测试按功能表.

A9

tPHL

3.10

VDD=5V,见本规范图4

 

975

ns

tPLH

3.9

CP→Q

tTHL

 

VDD=5V,见本规范图4

 

650

ns

tTLH

 

每个输出端逐一测试

 

900

fmax

3.8

VDD=5 V

1000

 

kHz

A10

TA=125℃,参数、条件同A9分组,规范值按表1。

A11

TA=-55℃,参数、条件同A9分组,规范值按表1。

注:1)CP脉冲幅度为OV至VDD

    2) 25℃条件下测IIH、IIL时,可选取分别测每个输入端或所有输入端并接测量的方法。


                表3-2 JC4015的电测试

分组

 

符号

 

引用标准

GB 3834

条  件

规范值

单位

 

(若无其他规定,VSS=0,TA=25℃)

最小

最大

A1

 

VIK+

 

VDD接地,Vss开路,输出端开路,被测输入IIK=1 mA

 

1.5

 

V

 

VIK-

 

VDD开路,Vss接地,输出端开路,被测输入IIK=-1 mA

 

-6

 

V

 

IDD

2.15

 

VDD=15V,VIL=0V,VIH=15V,(按功能表对输入端进行组合预置,测试。)

 

2

 

SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A

 

VOH

2.7

 

VDD=15 V,数据输入端V1=15 V,CR端地,CP端为  分别对各输出端进行测试。

14.95

 

 

V

 

VOL

2.8

 

VDD=15 V,所有输入端V1=0V,CR端接地,

CP端为  分别对各输出端进行测试。

 

0.05

 

V

 

VIH1

2.1

 

VDD=5V,被测输入端VIH=3.5V.

VIL=1.5V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=0.5V

3.5

 

 

V

 

VIH2

2.1

 

VDD=10V,被测输入端VIH=7V.

VIL=3V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=1V

7

 

 

 

 

VIH3

2.1

 

VDD=15V,被测输入端VIH=11V.

VIL=4V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=1V

11

 

 

 

VIL1

2.2

 

VDD=5V,被测输入端VIL=1.5V.

输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=4.5V

 

1.5

 

V

 

VIL2

2.2

 

VDD=10V,被测输入端VIL=3V.

输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=9V

 

3

 

VIL3

2.2

 

VDD=15V,被测输入端VIL=4V,

输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=13.5V

 

4

 

IOL1

2.12

 

VDD=5 V.CP端接   CR端、D端接地,

被测输出接VOL=0.4 V

O.51

 

 

mA

 

IOL2

2.12 

 

VDD=15 V,CP端接   CR端、D端接地,

被测输出接VOL=1.5 V

3.4

 

 

IOH1

2.11

 

VDD=5 V,CR端接地,D端接5V,

被测输出接VOH=4.6 V

-0.5

 

 

mA

 

IOH2

2.11

 

VDD=15 V,CR端接地,D端接15V,

被测输出接VOH=13.5V

-3.4

 

 

IIH

 

2.9

 

VDD=15 V,被测输入端并接VIH=15 V(仅25℃条件下测)

 

60

 

nA

 

VDD=15 V,输入端逐一测VIH=15 V,其它输

入端接地

 

10

 

nA

IIL

2.10

 

VDD=15 V.被测输入端并接VIL=O V(仅25 ℃

条件下测)

 

-60

nA

VDD=15 V,输入端逐一测VIL=O V

 

-10

                   续表3-2

分组

 

符号

 

引用标准

GB 3834

条  件

规范值

单位

 

(若无其他规定,VSS=0,TA=25℃)

最小

最大

A2

TA=125℃,除VIK不测外,所有参数、条件同A1分组,规范值按表1。

A3

TA=-55℃,除VIK不测外,所有参数、条件同A1分组,规范值按表1。

A4

CI

3.1

VDD=O V,每个输入端分别测,f=1MHz

 

12

pF

A7

VDD=5 V.功能测试按功能表.

A9

tPHL

3.10

VDD=5V,

CP→Q

 

975

ns

 

tPLH

3.9

见本规范图4

 

 

975

tPHL

3.10

R→Q

 

975

tTHL

 

每个输出端逐

一测试

 

650

ns

tTLH

 

 

975

fmax

3.8

VDD=5 V

1000

 

kHz

A10

TA=125℃,参数、条件同A9分组,规范值按表1。

A11

TA=-55℃,参数、条件同A9分组,规范值按表1。

注:1)CP脉冲幅度为OV至VDD

2) 25℃条件下测IIH、IIL时,可选取分别测每个输入端或所有输入端并接测量的方法。

表3-3 JC4021的电测试

分组

 

符号

 

引用标准

GB 3834

条  件

规范值

单位

 

(若无其他规定,VSS=0,TA=25℃)

最小

最大

A1

 

VIK+

 

VDD接地,Vss开路,输出端开路,被测输入IIK=1 mA

 

1.5

 

V

 

VIK-

 

VDD开路,Vss接地,输出端开路,被测输入IIK=-1 mA

 

-6

 

V

 

IDD

2.15

 

VDD=15V,VIL=0V,VIH=15V,(按功能表对输入端进行组合预置,测试。)

 

2

 

SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A

 

VOH

2.7

 

VDD=15 V,所有输入端V1=15 V,仅CP端

为    分别对各输出端进行测试。

14.95

 

 

V

 

VOL

2.8

 

VDD=15 V,所有输入端V1=0V,CP端为 其他输入端V1=0V,分别对各输出端进行测试。

 

0.05

 

V

 

VIH1

2.1

 

VDD=5V,被测输入端VIH=3.5V.其他输入端

VIL=1.5V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=0.5V

3.5

 

 

V

 

VIH2

2.1

 

VDD=10V,被测输入端VIH=7V.其他输入端

VIL=3V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=1V

7

 

 

 

 

VIH3

2.1

 

VDD=15V,被测输入端VIH=11V.其他输入端

VIL=4V.输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOL=1V

11

 

 

 


        续表3-3

分组

 

符号

 

引用标准

GB 3834

条  件

规范值

单位

 

(若无其他规定,VSS=0,TA=25℃)

最小

最大

A1

VIL1

2.2

 

VDD=5V,被测输入端VIL=1.5V.其他输入端VIH=3.5V输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=4.5V

 

1.5

 

V

 

VIL2

2.2

 

VDD=10V,被测输入端VIL=3V.其他输入端

VIH=7V输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=9V

 

3

 

VIL3

2.2

 

VDD=15V,被测输入端VIL=4V,其他输入端

VIH=11V输出端︱IO︱≤1SJ 20278-93 半导体集成电路JC4104.  JC4015和JC4021型 CMOS移位寄存器详细规范_2A,VOH=13.5V

 

4

 

IOL1

2.12

 

VDD=5 V.输入端接地,

被测输出接VOL=0.4 V

O.51

 

 

mA

 

IOL2

2.12 

 

VDD=15 V,输入端接地,

被测输出接VOL=1.5 V

3.4

 

 

IOH1

2.11

 

VDD=5 V,输入端接5V,

被测输出接VOH=4.6 V

-0.51

 

 

mA

 

IOH2

2.11

 

VDD=15 V,输入端接15V,

被测输出接VOH=13.5V

-3.4

 

 

IIH

 

2.9

 

VDD=15 V,被测输入端并接VIH=15 V(仅25℃条件下测)

 

110

 

nA

 

VDD=15 V,输入端逐一测VIH=15 V,其它输

入端接地

 

10

 

IIL

2.10

 

VDD=15 V.被测输入端并接VIL=O V(仅25 ℃

条件下测)

 

-110

nA

VDD=15 V,输入端逐一测VIL=O V

 

-10

A2

TA=125℃,除VIK不测外,所有参数、条件同A1分组,规范值按表1。

A3

TA=-55℃,除VIK不测外,所有参数、条件同A1分组,规范值按表1。

A4

CI

3.1

VDD=O V,每个输入端分别测,f=1MHz

 

7.5

pF

A7

VDD=5 V.功能测试按功能表.

A9

tPHL

3.10

VDD=5V,

见本规范图4

CP→Q

PS→Q

 

975

ns

 

tPLH

3.9

 

975

tTHL

 

 

每个输出端逐

一测试

 

700

ns

tTLH

 

 

900

fmax

3.8

VDD=5 V

1000

 

kHz

A10

TA=125℃,参数、条件同A9分组,规范值按表1。

A11

TA=-55℃,参数、条件同A9分组,规范值按表1。

注:1)CP脉冲幅度为OV至VDD

    2) 25℃条件下测IIH、IIL时,可选取分别测每个输入端或所有输入端并接测量的方法。

1174
国家标准下载

下载说明:
1.请先分享,再下载
2.直接单击下载地址,不要使用“目标另存为”
3.压缩文件请先解压
4.PDF文件,请用PDF专用软件打开查看
5.如果资料不能下载,请联系本站
最新评论
发表评论
大名:
联络: QQ 或者 邮箱
内容:不能超过250字,需审核,请自觉遵守互联网相关政策法规。

验证码: 5241