SJ T 50597 30 1995 半导体集成电路 JC40106型CMOS反相器有斯密特触发器对 详细规范 1

中华人民共和国电子行业军用标准

    半导体集成电路

JC40106型CMOS反相器（有斯密特触发器）对50597130--1995

    详细规范

  Semiconductor integrated circuits

Detail specification for t3,Pe JC40106

CMOS hex inverting schmitt triggers

1范围

1.1主题内容

    本规范规定了半导体集成电路JC40106型CMOS反相器（有斯密特触发器）（以下简称器件）的详细要求。

1.2适用范围

  本规范适用于器件的研制、生产和采购。

1.3分类

  本规范给出的器件按器件型号、器件等级和封装形式分类。

1．3.1器件编号

  器件编号应按OJB 597《微电路总规范》第3.6,2的规定。

  器件型号如下：

1.3.1.2器件等级    ’

  器件等级应为GJB 597第3.4条规定的B级和本规范规定的Bl级。

1.3.1.3封装形式

  封装形式按GB/T 7092(半导体集成电路外形尺寸>的规定。 

封装形式如下：

1.4 绝对最大额定值

绝对最大额定值如下：

1,5推荐工作条件

  推荐工作条件如下；

2引用文件

  GB 3431.1--82  半导体集成电路文字符号  电参数文字符号

  GB 3431.2--86  半导体集成电路文字符号  引出端功能符号

  GB 3439--82    半导体集成电路TTL电路测试方法的基本原理

  GB3834--83    半导体集成电路CMOS电路测试方法的基本原理

  GB 4590--84    半导体集成电路机械和气候试验方法

  GB4728.12--85  电气图用图形符号二进制逻辑单元

．GB/T 7092--93  半导体集成电路外形尺寸

  GJB 548--88    微电子器件试验方法和程序

  GJB 597--88    微电路总规范

  GJB 1649--93    电子产品防静电放电控制大婀

3要求

3.1详细要求

    各项要求应按GJB 597和本规范的规定。

    本规范规定的Bl级器件仅在产品保证规定的筛选、鉴定和质量一致性检验的某些项目和要求上不同于B级。

3.2设计、结构和外形尺寸

    设计、结构和外形尺寸应符合GIB 597和本规范的规定。

3.2.1逻辑符号、逻辑图和引出端排列

    逻辑符号、逻辑图和引出端排列应符台图l的规定。引出端排列为俯视图。逻辑符号符合GB 4728.12的规定。

逻辑符号                    引出端排列                     逻辑图

                                 D、F、H、J型